Noise Probleme mit TMC246 (Layout Problem?)

[RR4711]

Wir haben in einer Applikation eine 2 Achsen Steppersteuerung mit TMC246 implementiert. Da ich hier im Forum schon gelesen hatte, daß das Layout kritisch ist für den TMC246 Komperator / Chopper, haben wir eine 4lagige Platine entworfen mit dedizierten Ground und VCC Layern für die Trinamics. Leider erzeugen die Motoren erheblich Störgeräusche, und ich vermute der Chopper arbeitet nicht sauber. Es wurden Messungen gemacht, im Vergleich zum Trinamic Evaluation Board, und man sieht auch Unterschiede. Ich hänge die Screenshots einmal an.

gelb ist Takt
violett und rosa sind die Motorspulen.
(verschiedene Drehwinkel sind dargestellt)

Könnte sich bitte jemand auch mal das Layout ansehen und Kommentare dazu abgeben, wie das verbessert werden kann?

P.S. Layout und fehlendes Bild kommt im nächsten Post, es gehen nur 3 Attachments pro Post.

Markus

[RR4711]

Hier wie versprochen die Layouts und das fehlende Bild:

Layer von links oben nach rechts unten: Top Layer, GND Layer, Supply Layer, Bottom Layer

Für alle Anregungen und Tipps wäre ich dankbar. Die Stepper sind an den 5 poligen Steckverbindern angeschlossen (mit Codierpin)

Markus

[TRINAMIC_BD]

Die Schaltevents sehen seltsam verteilt aus.
Beim Layout sind die Anschlüsse an den Doppelausgangspins leider sehr schlecht erkennbar - kann es sein, dass nur die Hälfte der Pins ankontaktiert ist? Thermisch ungünstig, elektrisch aber egal.
Ist die Blank-Time genügend hoch eingestellt?
Sie könnten einmal versuchen, jeweils nur eine Spule anzuschließen. Wenn diese dann sauber arbeitet, entsteht im Layout eine Kopplung zwischen beiden.
Gibt es ggf. Übersprechen von den Motorausgängen auf eine empfindliche Leitung - es scheinen große Teile der Schaltung mit Ausgangspotenzial gefüllt zu sein - die Kapazität von Platinenlagen ist nicht vernachlässigbar? Dann wäre das Ergebnis davon abhängig, welche Spule betrieben wird.

[RR4711]

Die Schaltevents sehen seltsam verteilt aus.

Ja, das ist "hörbar"

Beim Layout sind die Anschlüsse an den Doppelausgangspins leider sehr schlecht erkennbar - kann es sein, dass nur die Hälfte der Pins ankontaktiert ist? Thermisch ungünstig, elektrisch aber egal.

Sind beide jeweils angeklemmt, Wärmeabfuhr ist zusätzlich durch Kontaktierung der ICs mittels Silkonpad auf das massive Alugehäuse gewährleistet. Thermisch nie Probleme gehabt (keine Overtemp Warning etc.)

Ist die Blank-Time genügend hoch eingestellt?

Habe ich alle Varianten durchprobiert, ändert sich nichts gravierend.

Sie könnten einmal versuchen, jeweils nur eine Spule anzuschließen. Wenn diese dann sauber arbeitet, entsteht im Layout eine Kopplung zwischen beiden.

Werde das mal an meine Kollegen weiterleiten, bin auf Dienstreise zur Zeit, kann aber sicher getestet werden.

Gibt es ggf. Übersprechen von den Motorausgängen auf eine empfindliche Leitung - es scheinen große Teile der Schaltung mit Ausgangspotenzial gefüllt zu sein - die Kapazität von Platinenlagen ist nicht vernachlässigbar? Dann wäre das Ergebnis davon abhängig, welche Spule betrieben wird.

Müsste man mal testen. Gibt es evtl. ein 4 Layer Referenzlayout, woran man sich orientieren könnte?

Markus

[TRINAMIC_BD]

Bitte püfen Sie auch den Schaltplan noch einmal auf offene Pins (ENN, INA, INB bei ANN=0). Ist weiterhin die Vcc Versorgung stabil ggü. der Board-Masse?
Sie finden das Layout vom Evaluation-Board als Screenshot auf der Produktseite.

Auf Ihrem Layoutbild sieht es aus, als sei beispielsweise Pin3 nicht angeschlossen.

[RR4711]

Wenn Sie mit VCC die 5V meinen, die sind OK.

Ich hänge mal den Schaltplan an als Referenz. Im Datenblatt steht / stand damals nichts davon, daß man die Analogeingänge auf Masse legen soll, falls sie nicht verwendet werden. #ANN ist bei uns mit +5V verbunden.

Der Hinweis mit Pin3 ist evtl. ein Guter, weil scheinbar ist mit den Ausgangsanschlüssen bissle was durcheinander geraten, das liegt aber daran, weil EAGLE Probleme mit gleichen Signalnamen hat die sich auf mehrere Pins verteilen.

Ich werde das prüfen, aber wenn Sie vielleicht trotzdem mal auf den Schaltplan gucken würden ob da noch mehr falsch ist? Ich bin mir aber sehr sicher daß ich mehr oder weniger den Referenzplan vom Evalboard "gecloned" habe.

Markus

[TRINAMIC_BD]

Hallo, im Schaltplan ist soweit nichts auffälliges...

[RR4711]

Sollen wir dann trotzdem die Analogeingänge auf Masse legen, statt sie offen zu lassen?

[TRINAMIC_BD]

Sie können bei ANN=high offen bleiben, aber GND schadet nicht.